Sự chỉ rõ
| ASIC T5L0 | T5L0 ASIC là ASIC lõi kép đơn chip, tiết kiệm chi phí, tiết kiệm năng lượng và ứng dụng tích hợp cao được thiết kế bởi DWIN Technology cho màn hình LCD kích thước nhỏ và được sản xuất hàng loạt vào năm 2020. | ||
| Màu sắc | 262K màu | ||
| Loại LCD | IPS-TFT-LCD | ||
| Góc nhìn | Góc nhìn rộng, giá trị điển hình là 85°/85°/85°/85°(L/R/U/D) | ||
| Khu vực hiển thị（AA） | 71,86mm (Rộng)×70,18mm (C) | ||
| Nghị quyết | 480*480 | ||
| đèn nền | DẪN ĐẾN | ||
| độ sáng | DMG48480F040_01WTC:200nit DMG48480F040_01WTCZ01:200nit DMG48480F040_01WTCZ02:50nit DMG48480F040_01WN:250nit | ||
| Kiểu | CTP (Bảng cảm ứng điện dung) | ||
| Kết cấu | cấu trúc G+G | ||
| Chế độ cảm ứng | Hỗ trợ chạm và kéo điểm | ||
| độ cứng bề mặt | 6H | ||
| truyền ánh sáng | Trên 90% | ||
| Mạng sống | Hơn 1.000.000 lần chạm | ||
| điện áp | 3,6 ~ 5,5V, giá trị điển hình là 5V | ||
| Hoạt động hiện tại | 245mA, VCC=5V, đèn nền tối đa | ||
| 75 mA, VCC=5V, tắt đèn nền | |||
| Nhiệt độ làm việc | -10~60℃ |
| Nhiệt độ bảo quản | -20~70℃ |
| Độ ẩm làm việc | Độ ẩm tương đối 10%~90% |
| Giao diện người dùng | FPC 50Pin_0,5mm | ||
| Tốc độ truyền | 3150~3225600bps | ||
| Điện áp đầu ra | Đầu ra 1;3.0~3.3V | ||
| Đầu ra 0;0~0,3 V | |||
| Điện áp đầu vào （XXD） | Đầu vào 1；3,3V | ||
| Đầu vào 0；0~0.5V | |||
| giao diện | UART2: TTL; UART4: TTL;（Chỉ khả dụng sau khi cấu hình hệ điều hành） UART5: TTL;（Chỉ khả dụng sau khi cấu hình hệ điều hành | ||
| Định dạng dữ liệu | UART2: N81; UART4: N81/E81/O81/N82;4 chế độ (Cấu hình hệ điều hành) UART5: N81/E81/O81/N82;4 chế độ (Cấu hình hệ điều hành) | ||
| Ghim | Sự định nghĩa | vào/ra | mô tả chức năng |
| 1 | 5V | I | Nguồn điện, DC3.6-5.5V |
| 2 | 5V | I | |
| 3 | GND | GND | GND |
| 4 | GND | GND | |
| 5 | GND | GND | |
| 6 | AD7 | I | 5 ADC đầu vào.Độ phân giải 12-bit trong trường hợp cấp nguồn 3,3V.Điện áp đầu vào 0-3,3V.Ngoại trừ AD6, dữ liệu còn lại được gửi đến lõi hệ điều hành qua UART3 trong thời gian thực với tốc độ lấy mẫu 16KHz.AD1 và AD5 có thể được sử dụng song song và AD3 và AD7 có thể được sử dụng song song, tương đương với hai AD lấy mẫu 32KHz.AD1, AD3, AD5, AD7 có thể được sử dụng song song, tương đương với AD lấy mẫu 64KHz;dữ liệu được tính tổng 1024 lần rồi chia cho 64 để thu được giá trị AD 16 bit 64Hz bằng cách lấy mẫu quá mức. |
| 7 | AD6 | I | |
| 8 | AD5 | I | |
| 9 | AD3 | I | |
| 10 | AD2 | I | |
| 11 | 3.3 | O | Đầu ra 3.3V, tải tối đa 150mA. |
| 12 | SPK | O | MOSFET bên ngoài để điều khiển còi hoặc loa.Điện trở 10K bên ngoài phải được kéo xuống đất để đảm bảo bật nguồn ở mức thấp. |
| 13 | SD_CD | vào/ra | Giao diện SD/SDHC, SD_CK kết nối tụ điện 22pF với GND gần giao diện thẻ SD. |
| 14 | SD_CK | O | |
| 15 | SD_D3 | vào/ra | |
| 16 | SD_D2 | vào/ra | |
| 17 | SD_D1 | vào/ra | |
| 18 | SD_D0 | vào/ra | |
| 19 | PWM0 | O | 2 đầu ra PWM 16-bit.Điện trở 10K bên ngoài phải được kéo xuống đất để đảm bảo bật nguồn ở mức thấp. Lõi hệ điều hành có thể được điều khiển trong thời gian thực thông qua UART3 |
| 20 | PWM1 | O | |
| 21 | P3.3 | vào/ra | Nếu sử dụng RX8130 hoặc SD2058 I2C RTC để kết nối với cả hai IO, SCL phải được kết nối với P3.2 và SDA được kết nối với P3.3 song song với điện trở 10K kéo lên 3,3V. |
| 22 | P3.2 | vào/ra | |
| 23 | P3.1/EX1 | vào/ra | Nó có thể được sử dụng như một đầu vào 1 ngắt bên ngoài cùng một lúc và hỗ trợ cả chế độ ngắt mức điện áp thấp hoặc ngắt cạnh sau. |
| 24 | P3.0/EX0 | vào/ra | Nó có thể được sử dụng như một đầu vào 0 ngắt bên ngoài cùng một lúc và hỗ trợ cả chế độ ngắt ở mức điện áp thấp hoặc cạnh sau |
| 25 | P2.7 | vào/ra | giao diện IO |
| 26 | P2.6 | vào/ra | giao diện IO |
| 27 | P2.5 | vào/ra | giao diện IO |
| 28 | P2.4 | vào/ra | giao diện IO |
| 29 | P2.3 | vào/ra | giao diện IO |
| 30 | P2.2 | vào/ra | giao diện IO |
| 31 | P2.1 | vào/ra | giao diện IO |
| 32 | P2.0 | vào/ra | giao diện IO |
| 33 | P1.7 | vào/ra | giao diện IO |
| 34 | P1.6 | vào/ra | giao diện IO |
| 35 | P1.5 | vào/ra | giao diện IO |
| 36 | P1.4 | vào/ra | giao diện IO |
| 37 | P1.3 | vào/ra | giao diện IO |
| 38 | P1.2 | vào/ra | giao diện IO |
| 39 | P1.1 | vào/ra | giao diện IO |
| 40 | P1.0 | vào/ra | giao diện IO |
| 41 | UART4_TXD | O | UART4 |
| 42 | UART4_RXD | I | |
| 43 | UART5_TXD | O | UART5 |
| 44 | UART5_RXD | I | |
| 45 | P0.0 | vào/ra | giao diện IO |
| 46 | P0.1 | vào/ra | giao diện IO |
| 47 | CAN_TX | O | CÓ THỂ giao diện |
| 48 | CAN_RX | I | |
| 49 | UART2_TXD | O | UART2 (cổng nối tiếp UART0 của lõi hệ điều hành) |
| 50 | UART2_RXD | I |
